# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-264337

(43)Date of publication of application: 29.10.1990

(51)Int.Cl.

G06F 11/14 G06F 15/16

(21)Application number: 01-084119

(71)Applicant: NEC CORP

(22)Date of filing:

04.04.1989


(72)Inventor: YOSHIDA SEIKI

## (54) DATA TRANSFER CONTROL SYSTEM

## (57)Abstract:

PURPOSE: To transmit communication data again even if a hard error exists in a transfer line, a receiving side register or a transmitting side register by providing the error correction mechanism of one bit on the data transfer line.

CONSTITUTION: In the case where data is transferred from a transmitting side processor 1 to a receiving side processor 2, the data is set in the transmitting register 11. The output of the register 11 is selected by a multiplexer 12, and is set in the receiving register 21. In usual processing, the output data of the register 21 is sent to a receiving side data processing part 20. Simultaneously, a check circuit 25 checks the output data of the multiplexer 22. When an error is detected, the suppression of data processing and the start of retrial are informed to the data processing part 20 through a signal line 204. When the error is informed, a retry control part 15 informs the data processing part 10 at a transmitting side of the retrial.



# ⑩ 公 開 特 許 公 報 (A) 平2-264337

Solnt. Cl. 5

識別記号

厅内整理番号

❸公開 平成2年(1990)10月29日

G 06 F 11/14 15/16

3 1 0 F 4 7 0 R 9072-5B 6745-5B

審査請求 未請求 請求項の数 2 (全7頁)

**国発明の名称** 

データ転送制御方式

②特 類 平1-84119

②出 顧 平1(1989)4月4日

個発 明 者 吉 田

濟 貴

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 山下 穣平

明細 音

1. 発明の名称

データ転送制御方式

## 2. 符許請求の範囲

1) 送信データを保持する送信レジスタと、該 送信レジスタの出力を反転する送信データ反転手 段と、該送信レジスタの出力データか該送信デー メ反転手段で反転されたデーメかのいずれか一方 を選択する送信データ選択手段と、放送信データ 選択手段の出力を受信する受信レジスタと、数受 信レジスタの出力を反転する受信データ反転手段 と、放受信レジスメの出力アータか放受信アータ 反転手段で反転されたテータかのいずれか一方を 選択する受信データ選択手段と、眩受信データ選 択手段で選択されたデータのエラーを検出する検 出手段と、紋検出手段から送られるエラー検出信 号を受けるとエラーを発生させた送信データを再 度放送信レジスタにセットし再試行を制御する制 御手段とを備え、前記送信レジスタ及び受信レジ スタにはインパートピットが付加されており、前

配送信アータ選択手段は送信レジスタに付加されたインパートピットの値に応じて上記送信レジスタの出力アータか反転されたアータかのいずれか一方を選択し、前記受信アータ選択手段は受信レジスタに付加されたインパートピットの値に応じて上記受信レジスタの出力アータか反転されたアータかのいずれか一方を選択するようになっていることを特敵とするアータ転送前御方式。

スタにセットし、再試行を制御する制御手段とを備え、前記送信レジスタにはインパートピットが付加されてかり、前配出力データ選択手段は、放インパートピットの値に応じて前配送信レジスタの出力データか反転されたデータが配入力データ強択手段は前間では、前記といるのでは、前記を信レジスタの入力データが反転されたデータがのいずれか一方を選択するようになっていることを特徴とするデータ転送制御方式。3.発明の静細な説明

#### 〔産業上の利用分野〕

本発明はアータ転送制御方式に関し、特に受信 像でエラーが検出された場合に再試行を行うアー タ転送制御方式に関するものである。

### 〔従来の技術〕

一般に情報処理装置で、プロセッサ間又はサブ・ ユニット間においてデータ転送が行なわれる際、 受信機でパリティエラー等のエラーが検出された 場合は送信側にエラーを通知し、再試行を行なり

タ週択手段と、放送信データ週択手段の出力を受 信する受信レジスタと、該受信レジスタの出力を 反転する受信データ反転手段と、該受信レジスタ の出力データか放受信データ反転手段で反転され たデータかのいずれか一方を選択する受信データ 選択手段と、該受信アータ選択手段で選択された アータのエラーを検出する検出手段と、肢検出手 段から送られるエラー検出信号を受けるとエラー を発生させた送信データを再度該送信レジスタに セットし再試行を制御する制御手段とを備えてい る。あるいは、送信デーメを保持する送信レジス まと、該送信レジスタの入力を反転する入力デー メ皮転手段と、放送信レジスタの入力データが放 入力データ反転手段で反転されたデータかのいず れか一方を選択する入力データ選択手段と、該送 信レジスタの出力を反転する出力データ反転手段 と、放送信レジスタの出力データか該出力データ 反転手段で反転されたデータかのいずれか一方を 選択する出力データ選択手段と、該出力データ選 択手段で選択されたアーメのエラーを検出する検

よりになっており、従来、との種の再試行として は最初に送出したデータと同一データを再び送出 する方式が採られていた。

### [発明が解決しよりとする課題]

しかしながら、上述した従来のアータ転送制御 方式では、再試行時に同一アータを送出するので、 アータ転送路上にハード(固定)エラーがあると、 再試行を何回行なっても失敗するという欠点があった。

本発明はこのような従来の欠点を改善したもので、その目的は、データ転送路上にハードエラーがある場合にも再試行によりデータの転送を成功させることの可能なデータ転送制御方式を提供することにある。

#### [課題を解決するための手段]

本発明のデータ転送制御方式は、送信データを保持する送信レジスタと、該送信レジスタの出力を反転する送信データ反転手段と、該送信レジスタの出力データか該送信データ反転手段で反転されたデータかのいずれか一方を選択する送信デー

出手段と、該検出手段から送られるエラー検出信号を受けるとエラーを発生させた通信アータを再度送信レジスタにセットし、再試行を制御する制御手段とを備えた構成にする。

#### (作用)

あるいは送信レジスタにインバートピットを付加しておき、このインパートピットの値に応じて 出力アータ送択手段によって送信レジスタの出力 アータか反転されたアータかのいずれか一方を選択させ、選択されたアータのエラーを検出手段で検出し、エラーを発生させた送信アータを再度送信レジスタにセットし再試行を制御するようにする。

#### 〔寒旃例〕

男1 図は本発明の第1 の実施例のアータを設置である情報処理を置のアフロック図ッサカスが適用される情報処理は、送信のアフロ・セスクロを受けて、これの情報を受けている。送信のアフロ・サヤン・カーの機のでアロックでは、大力の関係には、アータの理解に、アータはは、スタ11 と、アータはは、スタ11 と、アータをは、アータをは、アータをは、アータをは、アータをは、アータをは、アータをは、アータを信用で、アータを信用で、アータを信用で、アータを信用で、アータを信用で、アータを信用で、アータを信用で、アータをで、アータを信用で、アータをでは、アータをで、アータをで、アータをで、アータをで、アータをで、アータをで、アータをで、アータをでは、アースをでは、アータをでは、アースをでは、アータをでは、アースをでは、アータをでは、アータをでは、アータをでは、アータをでは、アータをでは、アータをでは、アースをではなりでは、アースをではなりでは、アースをではなりではなりではなりでは、アースをではなりではなりではなりではなりでは

削御するようになっている。

次に第1の実施例のデータ転送制御方式の動作 を説明する。

今、送信側プロセッサ1のデータ処理部10か 6受信プロセッサ 2 に対してデータ転送を行なり ときには、先づ送信レジスタ11にアータがセッ トされる。再試行処理ではない通常の処理では、 インパートピット部14のインパートピットは " 0 " にセットされており、レジスタ11の出力 アータをマルチプレクサ12が選択し、アータ・ パストを介して受信レジスタ21にセットする。 レジスタ21がストロープされるタイミングでイ ンパートピット部24も信号級もを介してインパ ート・ピット部14の出力信号を取込む。通常の 処理では、インパートピット部24のインパート ピットは"0°にセットされるので、レジスタ 21の出力アータをマルチ・プレクサ22が選択 し、アータ・パス200を介して受信側アータ処 理部20にアータを送出する。 それとともにチェ ック回路25はマルチプレクサ22の出力データ

インパータ13は送信レツスタ110出力アータの各ピットを反転させ、マルナプレクサ12はインパートピットが14にインパートピットが立っている)、インパータの出ている。 まっという では、インパータを選択するようになっての出力アータの各ピットを反転させ、マルチ・アレクサータの各ピットを反転させ、マルチ・アレクサータの各ピットを反転させ、マルチ・アレクサータが、インパートピットがは、インパータ23をプレクトで説出るアータを選択し、インパータ23を介して説出るアータを選択し、インパートに設立っている。

チェック回路 2 5 は、マルチ アレクサ 2 2 の出力のエラーチェック (パリティチェック等)を行ない、リトライ制 御部 1 5 はチェック回路 2 5 でエラーが検出されると送信筒 プロセッサ 1 が、エラーの原因となったデータを再度送信レンスを1 1 にセットするようアータ 処理のシーケンスを

をチェックし、エラーを検出すると、信号線 204 を介して、データ処理部 2 0 にデータ処理の抑止 及び再試行の開始を通知する。

同時にチェック回路 2 5 は、信号線 c を介してリトライ制 御部 1 5 に受信機でエラーが発生したことを递知する。リトライ制 御部は、エラーが通知されるとインパートピット 部 1 4 のインパートピットを "1"にセットし送信例のアータ処理部1 0 に再联行の指示を通知する。これによって、この情報処理装置は再联行処理を開始する。

為にインパータ23の出力を選択して受信側プロセッサ2のアータ処理部20に送出する。通常モードでデータ転送路に異常がない時は、第2図に通常モードN<sub>1</sub>で示すように、アータ・パス100上で全て"0"のアータが受信側のアータパス200上でも全て"0"の状態となっている。

なか、脱明の都合上レジスタ11,12もデータペス100,1,200も1パイト幅であるものとする。

3 3 と、インパー 5 3 1 . 3 4 と、マルチプレク サ 3 2 . 3 5 と、インパートピット 部 3 6 と、リ トライ 制御 部 3 7 と、チェック 回路 3 8 とを有し ている。

インバータ31は送信側プロセッサ3のデータ 処理部30の入力データの各ピットを反転させ、 マルチプレクサ32はリトライ制御部37から送 られる制御信号308が『1 \*\*の時、インパータ 31を介して統出されるデータ301を選択し、 制御信号308が \*\*0 \*\*のとき送信側プロセッサ 3のデータ処理部30から送られてくるデータ 300を直接選択するようになっている。

またインパータ34は送信レジスタ33の出力 アータの各ピットを反転させ、マルテ・プレクサ 35はインパート・ピット部36のインパートピ ットが"1"となっていればインパータ34を介 して脱出されるデータを選択し、インバートピットが"1"でなければレジスタ33の出力データ を直接選択するようになっている。

チェック回路38は、マルチプレクサ35の出

タが送出されると見かけ上は正しいアータがアー タペス200に伝わっていく。

逆にアータパス・又はレツスタ21で故障のピット" 0 ° がある時も再跌行時には反転したデータが故障ピットを通過することによって正しいアータがアータパス200に伝わる。

このように送信レジスタ11と受信レジスタ21の出力にマルチプレクサを置き、オリジナルのデータとインバータ13,23を介した反転データとをインバートピット14,24を見て切換えることにより、データパス。又はレジスタ21にハードエラーがあってもシステムをダウンさせずに再試行を成功させることができる。

第3図は本発明の第2の実施例のデータ転送制御方式が適用される情報処理接置のプロック図であって、この情報処理接置は、送信例プロセッサ 又はサブ・ユニット3と受信例プロセッサ又はサブ・ユニット4とから構成されている。

送信仰プロセッサ又はサプユニット 3 は、データ処理部 3 0 と、データ転送用の送信レジスタ

刀のエラーチェック(パリティチェック等)を行ない、リトライ制御部37はチェック回路38でエラーが検出されると送信側プロセッサ3のデータ処理部30がエラーの原因となったアータを再度、送信レジスタ33にセットするようデータ処理のシーケンスを制御すると同時に、信号線308を介してマルチプレクサ32をデータパス301 倒に切換え、インパート・ピット部36をセットするようになっている。

次に第2の実施例のデータ転送前御方式の動作 を説明する。

今、送信問プロセッサ 3 の アータ処 理部 3 0 から、受信プロセッサ 4 に対してアータ 転送を行なりときには、先づ送信 レジスタ 3 3 にアータがセットされる。 再試行処理ではない通常の処理では、マルチ・プレクサ 3 2 はパス 1 0 0 ほとなっている。またインパート・ピット部 3 6 のインパートピットは \* 0 \* にセットされており、レジスタ 3 3 の出力アータをマルチ・プレクサ 3 5 が選択してれをアータパス 4 を介して受信側に送る。 こ

再試行処理では、送信レジスタ33には反転されたデータが入っている。そしてマルチ・プレクサ35は反転データ304を選択し、データ・パス4を介して受信プロセッサ4へ送信する。

一方、受信プロセッサ 4 例へは、チェック回路 3 8 がエラーを検出したタイミングで信号線 ● を 介してエラー検出の通知を行なう。 これによって 受信プロセッサ 4 は、データ パス d を介して送出

上に出力する。そしてインパータ34で再び反転されてデータパス d 上には、送信例プロセッサ3のデータ処理部30から送出されたデータと同一データがデータパス d を介して受信例プロセッサ4に送られる。

逆にレジスタ33で故障のピット \* 0 \* がある時も再試行時には、反転したデータが故障ピットを通過することによって正しいデータがデータパス d 上に送り出される。

この様に送信レジスタ33の入力側と出力側にマルチ・プレクサを置き、オリジナルのデータとインパータ31。34を介した反転データとを、インパート・ピットの入力又は出力を見て切換えることにより、レジスタ33にハード・エラーがあってもシステム・ダウンさせずに再試行を成功させることができる。

### [発明の効果]

以上説明した様に本発明は、1 ピットの誤り訂 正機構をデータ転送路に設けることにより、転送 路及び受信例レジスタであるいは送信例レジスタ されたエラーを含むデータの処理を抑止し、再試 行処理に備える。

通常モードで送信レジスタ33に異常が無い時は、第2図に通常モードN4で示すように、データパス100上で全て"0"のデータが、受信領プロセッサとのインタフェースとなるデータパスはでも全て"0"となっている。

なお説明の都合上、レジスタ33、データパス 300,302,303,4は1パイト幅である とした。

ここでレジスタ33にハード(固定)エラーがあるものとし、第2図に通常モードN5で示すように、2ピットのうちの1ピットに故障 1 \* が発生したとすると、データパス303。上にはエラーが存在する。このようなハードエラーがチェック回路38で検出されると、再試行モードに移行し送信レジスタ33の入力は全て反転される。レジスタ33の故障ピットには、反転データ\*1\*がセットされる為再試行モード時には故障ピットは正常ピットと同時に 1 \* をデータパス303

でハード・エラーがあっても再試行を成功させる ことができる。


### 4.図面の簡単な説明


第1 図は本発明の第1 の実施例のデータ転送制 御方式を選用した情報処理装置のプロック図、第 2 図は第1 図の情報処理装置における通常モード 時再試行モード時のデータ転送路上でのデータの 遅移を示す図、第3 図は本発明の第2 の実施例の データ転送制御方式を適用した情報処理装置のデ ロック図、第4 図は第3 図の情報処理装置における通常モード時、再試行モード時のデータ転送路 上でのデータの遷移を示す図である。

#### 図において、

ック回路、100,101,102,200.201,202, a.300,302,303.d …データ・パス、103, 104,203.204,b.e.306,308,c …信号 級。

代理人 弁理士 山 下 篠 平





第 2 図

	通常モード Ni	通常モード N2	通常モート N3	再試行モードR
データ・パス 100	oo	0000000	00000000	0
レジスタ ロ	0	0000000	00000000	00
テータパス ロ	0	00010000	0000000	11
レジスタ 21	o ——— o	00010000	0 0010000	11
データ・パス 200	0 — 0	0001000.0	00010000	o ——— o
:			•	

第 4 図

	通常モード N4	通常モード Ns	再試行モード R'
データ・バス 300	00	00000000	00
データ・パス 302	00	0000000	11
レジスタ 33	0	00010000	11
データ・パス 303	00	00010000	11
データ・バス d	00	0000000	0

# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-071037

(43)Date of publication of application: 05.03.1992

(51)Int.Cl.

G06F 11/16 G06F 11/14 G06F 11/18 G06F 15/16

(21)Application number: 02-184614

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


12.07.1990

(72)Inventor: TAKAHASHI CHIKAYOSHI

## (54) DUPLEX SYSTEM FOR ELECTRONIC COMPUTER

## (57)Abstract:

PURPOSE: To secure the high reliability of output data to a peripheral device without duplexing an internal circuit and an internal bus by executing plural abnormality generation specifying means in stages and specifying a CPU generating abnormality. CONSTITUTION: When 'inconsistent error' information is continuously outputted from respective bus control modules 23, 33 to arithmetic control modules (ACPs) 22. 32 even when retrying processing is executed, a task being executed at present is abnormally ended as the 2nd specifying means and then retrying processing at a task level is executed. If the 'inconsistent error' is continued even when the retrying processing at the task level is executed, the operation check of hardware is executed by a test program controlled by an operation systems as the 3rd error specifying means, a fault generating position on the hardware is diagnosed and the CPU generating the abnormality can be specified.



## 19日本国特許庁(JP)

① 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平4-71037

動Int. Cl. 5最近G 06 F 11/1611/143

 ❸公開 平成.4年(1992)3月5日

11/14 11/18 15/16

3 1 0 C 3 1 0 C 4 7 0 I 9072-5B 9072-5B 9072-5B 9190-5L

審査請求 未請求 請求項の数 1 (全8頁)

❷発明の名称

電子計算機の二重化方式・

②特 類 平2-184614

@出 颜 平2(1990)7月12日

外3名

@発 明 者

**人格** 力 良

東京都府中市東芝町1番地 株式会社東芝府中工場内

**勿出 願 人 株式 会 社 東 芝** 

神奈川県川崎市幸区堀川町72番地

创代 理 人 弁理士 鈴江 武彦

1. 発明の名称

電子計算機の二量化方式

2. 特許請求の範囲

2 台の C P U を用い てフォールトトレラント・コンピュータシステムを構成する 電子計算機の二 単化方式において、

上記2台のCPUそれぞれのバス制御モジュールに備えられ目CPUと相手方CPUの出力データ同士の一致/不一致を比較後出する出力比較手段と、

この出力比較手段によりデータ不一致が検出された場合にバス制御モジュールからのデータ出力 動作を停止させるデータ出力停止手段と、

上記出力比较手段によりデータ不一致が検出された場合にその不一致情報をCPUに対して通知する比較情報通知手段と、

この比較情報通知手段により C P U に不一致情報が通知された既に所定回数のリトライ処理を実施する第1の異常特定化手段と、

この第1の異常特定化手段を行なった際に上記比較情報通知手段により C P U に継続して不一致情報が通知されている場合にはオペレーションシステムにより管理されるテストプログラムを実行する第2の異常特定化手段と、

この第2の異常特定化手段を行なった際に上記 比較情報通知手段によりCPUに継続して不一致 情報が通知されている場合には上記コンピュータ システムの停止/再起動処理を実施するシステム 復帰手段とを具備したことを特徴とする電子計算 機の二重化方式。

3、発明の詳細な説明

【発明の目的】

(産業上の利用分野)

本発明は、フォールトトレラント・コンピュータシステムを構築する際に、CPUを中心とする構成要素を二重化することによりシステムの信頼性及び可用性を向上させる電子計算機の二重化方式に関する。

#### (従来の技術)

一般に、フォールトトレラント・コンピュータシステムを完全なハードウエア構成により実現するには、CPUを中心とする構成機器の内部を二重化することが行なわれる。

このシステム二重化の一例としては、システム を構成する各モジュールをそれぞれ2台用いると 共に、この二重化された各モジュール間を結合す るパスラインを二重化したものが実用されている が、最近では、CPUを始め、各主要モジュール の内部回路までも二重化して、その二重化回路間 の処理結果を比較することが行なわれている。

第3図は従来の二重化方式によるフォールトトレラント・コンピュータシステムの構成を示すもので、CPU11を始めメモリ12、磁気ディスク制御装置13及び磁気ディスク装置14、通信制御装置15からなる1組のコンピュータシステムがそのまま二重化され、そのそれぞれが二重化されたバスラインにより結合されている。そして、各CPU11、11の内部には、さらに2つの

データが一致することを確認した後に両方のバス に対して出力される。

・また、CPUllが磁気ディスク装置14に対 してデータの書込みを行なうときは、CPU11 はパスに出力を行なう最終段で各ACP16a. 16bからのデータ比較を行ないそのエラーチェ ックを実施する。この場合、CPU11において データエラーが検出されなければ、磁気ディスク 制御袋置13の人力段に伝送されたデータには、 パス上におけるノイズ等の要因以外にエラーが発 生することは殆どない。したがって、CPU11 から2本のバスを介して伝送されたデータを、磁 気ディスク 制御装置13の入力段における比較は せずに、弦破気ディスク制御装置13から次股の モジュール、つまり、磁気ディスク技器14への 出力段で上記二重化データの比較が行なわれる。 この場合、1度の比較処理で、バスから磁気ディ スク制御鉄置13へのデータ入力に伴うエラー、 及び磁気ディスク装置13内でのデータ処理に伴 うエラーを検出することができる。

A C P ( 演算制御モジュール ) 1 6 a , 1 6 b が 設けられると共に、メモリ 1 2 , 磁気ディスク制 御袋置 1 3 , 通信制御装置 1 5 の各内部回路も二 重化されている。この場合、上記バスラインの二 重化に伴い、各モジュールにおるバスへの出力は 2 系統、また、バスから各モジュールへの入力も 2 系統あることになる。

このフォールトトレラント・コンピュータシステムにおいて、通常、各モジュールにおける処理結果の比較は、そのそれぞれのモジュールの最終出力段において実施されるので、当該モジュールで発生するエラーは略確実に検出することができる。

すなわち、例えばCPU11と磁気ディスク制御装置13との間のデータ転送を想定した場合に、CPU11が磁気ディスク設置14からデータの 読出しを行なうときは、磁気ディスク制御装置 13はバスに対して出力の動作モードにある。こ のとき、磁気ディスク制御装置13における処理 結果はバスへの出力値前に比較され、2系統の

ここで、バスライン上でのエラー発生要因について説明する。

、このような、バス上でのデータエラーは、二重化したモジュールの両方でエラーを発生させてしまう致命傷である。

すなわち、2本あるパスの両方でデータエラーが発生した場合には、各システムモジュールが2 台あろうと、各モジュール内部が完全に二重化してあろうとも、何れのモジュールに入力されるデータにも続りが生じ、その処理結果が異常になっ てこのコンピュータシステムはエラーになる。

また、2本あるパスのうち一方のパスのみでデータエラーが発生した場合には、入力モジュールにおいて、その内部で二重化してある回路のうち一方の回路が誤ったデータを用いて処理を行なうため、按二重化内部回路の処理結果に相違が生じる。したがって、両方の入力モジュールともその出力段での比較結果は異常になり、このコンピュータシステムはエラーになる。

算機の二類化方式を提供することを目的とする。 【発明の構成】

(課題を解決するための手段)

すなわち、本発明に係わる電子計算機の二量 化方式は、2台のCPUを用いてフォールトトレ ラント・コンピュータシステムを構成するもので、 上記2台のCPUそれぞれのパス制御モジュール に備えられ自CPUと相手方CPUの出力データ 岡士の一致/不一致を比較検出する出力比較手段 と、この出力比較手段によりデータ不一致が検出 された場合にバス制御モジュールからのデータ出 力動作を停止させるデータ出力停止手段と、上記 出力比较手段によりデータ不一致が検出された場 合にその不一致情報をCPUに対して通知する比 校情報通知手段と、この比較情報通知手段により CPVに不一致情報が通知された際に所定回数の リトライ処理を実施する第1の異常特定化手段と この第1の異常特定化手段を行なった際に上記比 牧情報通知手及により C P T に継続して不一致情 報が通知されている場合にはオペレーションシス

して接続するのは困難になっている。

(発明が解決しようとする課題)

しかしながら、上記のような従来の二重化方式によるフォールトトレラント・コンピュータシステムでは、CPUを中心とするコンピュータシステムを2組並列にして二重化を図るばかりでした。のモジュールの内部回路をも二重化した完全二単化ので、外部パスサロンステムを図っているので、ハードウエアの構成が大はかりになり、パス上でのエラー発生も招き易くなり、しかも、額々のCPU内部で二重化されたACP回士で直接処理データの比較を行なうため、高速化速成の妨げになる。

本発明は上記課題に鑑みなされたもので、高速 CPUを用いたフォールトトレラント・コンピュ ータシステムを構築する限に、2つのCPUそれ ぞれにおける内部回路の二重化及び内部バスの二 重化を行うことなく、周辺装置に対する出力デー タの高信頼性を確保することが可能になる電子片

テムにより智理されるテストプログラムを実行する第2の異常特定化手段と、この第2の異常特定化手段と、この第2の異常特定化手段を行なった際に上記比較情報通知手段により C P U に継続して不一致情報が通知されている場合には上記コンピュータシステムの停止/再起動処理を実施するシステム復帰手段とを備えてなるものである。

(作用)

つまり、バス制面モジュールからCPUの中 怒となる演算制御モジュールに対して出力データ の不一致情報が通知された既には、データ出力動 作を停止させると共に、複数の異常発生特定化手 段を段階的に実施して異常発生CPUの特定化を 行ない、この段階的な異常発生特定化手段により 異常発生CPUが特定されない場合には、さらに、 システム停止/再起動処理を実施することで異常 データが解消されるようになる。

(实施例)

以下図面により本発明の一実施例について説明する。

第1 図は本発明の電子計算機の二重化方式に基づくフォールトトレラント・コンピュータシステムの構成を示すもので、同図において、20.30に二重化されたCPUであり、各CPU20.30にはそれぞれ主メモリ(MEM)21.31、演算制御モジュール(ACP)22.32、パス制御モジュール23.33が備えられ、それぞれ内部バス24.34を介して信号の役受が行なわれる。

パス制御モジュール23、33は、CPU内部パス24、34と外部パス25、35との関の信号の投受を制御すると共に、CPU間周期ケーブル40を介して相手方パス制御モジュールとの出力信号の比較を行なうもので、外部パス25、35には、磁気ディスク装置50及びCRT60が周辺装置として接続される。また、各CPU20、30の内部パス24、34間には、設CPU20、30を問期制御するためのクロック回路10が接続される。

一方、磁気ディスク装置50及びCRT60に

出力比較固路 2 3 2 、 3 3 2 は、それぞれ自
方の C P U が外部パスに出力する 信号と、他方
の C P U が外部パスに出力する 信号とを、 前記
C P U 間 同期ケーブル4 0 を介して比較しその一
致 / 不一致を検出するもので、この出力比較 回路
2 3 2 、 3 3 2 からの一致 / 不一致 信号は、各対
応する比較結果 通知 ライン 2 3 3 、 3 3 3 を介し
て主論 理 回路 2 3 1 、 3 3 1 に出力される。

次に、上記構成によるフォールトトレラント・コンピュータシステムの動作について説明する。まず、CPU20、30が破気ディスク装置50にデータ伝送を行なう場合に、演算制御モジュール(ACP)22、32から破気ディスク袋電50への入出力助作起動命令、その後に主メータは、高速な内部バス24、34を介してバス制御モジュール23、33に送られ、外部バス25、35用の信号伝送タイミング及びデータ伝送場に変換されて収外部バス25、35に出力される。すると、この外部バス25、35に出力さ

は、上記2本の外部バス25、35に接続するための2ポートの入出力増予を有する入出力制御プロセッサ51及び61が備えられ、磁気ディスク 弦覆50の入出力制御プロセッサ51には磁気ディスク本体モジュール52が接続され、また、CRT60の入出力制御プロセッサ61にはCRT本体モジュール62が接続される。

第2図は上記2つのCPU20、30のバス制御モジュール23、33の内部構成を示すもので、内部バス24、34及び外部バス25、35は、各バス制御モジュール23、33の主論理回路231、331は、内部バス24、34から与えられた信号のパリティチェックを行なうと共に、内部バス24、34と外部バス25、35との間で伝送信号のタイミング変換やデータ幅変換等の処理を実行するもので、この主論理回路231、331には、出力比較回路232、332からの比較結果信号が比較結果通知ライン233、33を介して供給される。

れたデータは磁気ディスク装置50の入出力制御プロセッサ51に取込まれ磁気ディスク本体モジュール52に送られる。そして、磁気ディスク本体モジュール52において転送データの客込みが変行される。

31及びパス制御モジュール33が付与したパリ

ティ情報によりエラーとして認識できるもので、

これは上記主メモリ(MEM)31あるいはパス

制御モジュール33の故障や内部バス34上の障害に起因する。また、第2のエラー形態は、上記パリティエラーに掛からないもので、この原因としては、内部バス34上で発生した2ピット以上の誤りや何等かの原因で主メモリ(MEM)31に套込まれていた誤データの続出し等がある。

すなわち、上記第1のエラー形態として、内部パス34上のデータにパリティエラーが発生した場合には、パス制御モジュール33におけるも主 独回路331の内部にありパスを監視している 別ティ技田回路にあった 大田 のの出版には、 はいのでは、 はいのではいいのでは、 はいの

また、上記第2のエラー形態として、CPU 30の主メモリ (MEM) 31に記憶されている

これにより、各 C P U 2 O 、3 O におけるバス 制御モジュール 2 3 、3 3 の入出力動作が中断されると共に、それぞれ外部バス 2 5 、3 5 を介し 各 関 辺 装 置 5 O 、6 O の入出力 制御 プロセッサ 5 1 、6 1 に エラー 発生が 通知 され、また、これ と 同時に、各 C P U 2 O 、3 O の 演算 制御モジュ ール (A C P) 2 3 、3 3 に対しても「不一致 エ ラー発生」が 通知される。

このとき、各CPU20、30においては、データエラーの原因がどちら側にあるかを特定できないため、上記『不一致エラー』が発生した場合には、先ず、第1のエラー特定化手段として、所定回数のデータ再送処理(リトライ)が実施される。

すなわち、上記主メモリ (MEM) 31の内容 が思った原因が一選性のものであった場合、上記 リトライ処理の過程で放展データが正常なデータ に復帰することが考えられる。この場合、例えば 内部パス34上で発生したノイズ等に起因する一 過性のエラーに対しても同様の作用が得られる。

データに誤りが生じている場合には、演算制御モ ジュール(ACP) 3 2 は自方CPU30内のメ モリ情報に異常があることを認識してないので (辺蹟していれば、自CPU異常としてシステム 再構成の処理を実行し、異常質所の修復後通常運 転に復帰する)、該銀データが内部パス34を経 てパス制御モジュール33に出力される際にほ正 しくパリティ情報が付与される。このため、パス 制御モジュール33の主論理回路331が上記以 データを受信した時点ではパリティエラーは検出 されないが、外部パス35に出力するデータと CPU間周期ケーブル40を介して取込んだ相手 方外部バス25からの出力データとは一致しなく なるので、パス制御モジュール33における出力 比較回路332からは比較結果通知ライン333 を介して「不一致」を示す信号が主論理回路 331に送られると共に、相手方CPU20にお ける出力比較回路232でもデータ不一致エラー が検出され、「不一致」を示す信号が主論理回路 231に送られる。

また、上記主メモリ(MEM)31において、 メモリ情報が誤ったまなしている過程で、、プログ ライを実施している過程で、、プログ ラム上に矛盾が発生したり、あるいはウォッチト ッグタイマー(時間監視プログラム)でエラー検 出されることにより、一方のCPU30には第一 ログラム処理が停止される。これには第一 CPUの特定化が行なわれる。これにより、 テム再構成と修復の処置に入ることができる。

次に、上記所定回数のリトライ処理を実施しても、それぞれのバス制御モジュール 23,33から演算制御モジュール (ACP)22,32に対し「不一致エラー」の通知が続く場合には、第2のエラー特定化手段として、現在実行中のタスクレベルでのリトライ処理が実施される。

この場合、上記第1のエラー特定化手段による リトライ処理よりも、広範囲なプログラムでのリ トライが実施されることになり、上記同様の作用 により異常発生CPUの特定化が行なわれる。 さらに、上記タスクレベルでのリトライ処理を 実施しても、それぞれのバス割倒モジュール 23、 33から演算制御モジュール (ACP) 22、 32に対し「不一致エラー」の通知が続く場合に は、第3のエラー特定化手段として、オペレーションステム (OS) で管理されるテストプログラムによりハードウエアの動作チャックが実施される。これにより、ハードウエア上のフォールト発生菌所が診断され、異常発生CPUの特定化が行なわれる。

そして、上記テストプログラムを動作させる 何等異常が検出されない場合には、システム復居 手段として、現在実行中のシステム動作が、主まで 中立れ再起動が実施される。これにより、、主なと になり、正常運転に復帰できるようになる。つまり、 この場合、磁気ディスク本体をジュール52 にないてデータの完全な保が図られているので、 システム再起動時には、主メモリ(MEM)31 上の典データは正しいデータに書換えられること

この場合、各CPU20; 30それぞれの内部 回路までも二重化することがないので、従来の二 重化方式に比較して少ない ハードウエアでフォー ルトトレラント・コンピュータシステムを実現で き、システム構築コストの上昇を防止できると共 に、内部バス上でのエラー発生を抑制することが できる。また、上記二重化CPU20、30周士 の出力データ比較処理を、該CPU20、30の 中枢である演算制御モジュール(ACP)22. 32では行なわずに、バス制御モジュール23。 33において行なうので、C.P.U.自体の処理速度 の高速化が妨げられることなく、比較的低速な出 力比較回路232、332を用いて安定したエ ラー検出動作を得ることができ、しから、上記 CPUの内部、つまり、波算制御モジュール (ACP)、主メモリ (MEM)。内部バスを適 した一貫したエラーチェックを行なうことができ

尚、上記実施例における電子計算機の二重化方式は、マイクロプロセッサ応用製品の全般に対し

になる

したがって、上記構成のフォールトトレラント ・コンピュータシステムによれば、二重化した CPU20、30の各バス制御モジュール23. 33において、自CPUからの出力データと相手 方CPUからの出力データとの一致/不一致を比 校校出し、 抜パス 制御モジュール23または33 から演算制御モジュール22または32に対して 出力データの不一致エラーが通知された際には、 データ出力動作を停止させると共に、①データ再 送処理、②タスクレベルでのリトライ処理、③テ ストプログラムによるハードウエアの動作チェッ クを段階的に実施して異常発生CPUの特定化を 行ない、この段階的なエラー特定化手段により異 常発生CPUが特定されない場合には、さらに、 システム伊止/再起動処理を実施してエラーデー タの解消を行なうので、確実に異常発生CPUを 特定しあるいは異常発生箇所を解消して、周辺装 訳に対する出力データの高信頼性を確保すること ができる。

適用することができる。

[発明の効果]


以上のように本発明によれば、2台のCPUを 用いてフォールトトレラント・コンピュータシスト テムを構成するもので、上記2台のCPUそれぞ れのバス制御モジュールに偉えられ自CPUと狙 手方CPUの出力データ同士の一致/不一致を比 較後出する出力比較手段と、この出力比較手段に よりデータ不一致が検出された場合にバス制調を ジュールからのデータ出力動作を発止させるテー 夕出力停止手段と、上記出力比較手段によりデー タ不一致が検出された場合にその不一致情報を CPUに対して通知する比較情報通知手段と、こ の比較栩栩通知手段によりCPUに不一致情報が 通知された際に所定回数のリトライ処理を実施す る第1の異常特定化手段と、この第1の異常特定 化手段を行なった際に上記比較情報通知手段によ りCPUに継続して不一致情報が適知されている 場合にはオペレーションシステムにより管理され るテストプログラムを実行する第2の異常特定化

#### 4. 図面の簡単な説明.


第1図は本発明の電子計算機の二重化方式の一 実施例に係わるフォールトトレラント・コンピュ ーダシステムの構成を示すプロック図、第2図は 上記フォールトトレラント・コンピュータシステ ムにおける2つのCPUのバス制御モジュールの 内部構成を示すプロック図、第3図は従来の二重 化方式によるフォールトトレラント・コンピュー タシステムの構成を示すプロック図である。

10…クロック回路、20,30… CPU、21,31…主メモリ (MEM)、22,32… 演算制御モジュール (ACP)、23,33…バス制御モジュール、24,34…内部バス、2535…外部バス、40… CPU間同期ケーブル、50… 磁気ディスク装置、51。61…人出力制御プロセッサ、52… 磁気ディスク本体モジュール、62… CRT本体モジュール、231.331…主論理回路、232.332…出力比較回路、233,333…比較精果通知ライン。

出願人代理人 弁理士 给 江 武 彦



-265-



第 3 図